过去几十年，芯片行业有一条很直观的规则：7纳米、5纳米、3纳米，制程数字越小性能越好。但这套“几何缩微”的标尺正在逼近物理极限。
近日，2026国际电路与系统研讨会在上海举行。华为公司董事、半导体业务部总裁何庭波发表主旨演讲，正式提出“韬（τ）定律”——以“时间缩微”替代“几何缩微”。这是中国在全球半导体领域首次提出指导产业发展的新原则。
即将面世的华为Mate 90，其上会搭载用韬定律设计的新一代麒麟芯片，性能可以比肩台积电的3纳米工艺芯片。
韬定律提出的“逻辑折叠”到底是什么？这条路能走多远？中国半导体产业是不是要另起炉灶？南方+记者对话集成电路专家。
（文章链接：让整个科技圈沸腾的“韬定律”是什么？）
从“摊大饼”到“折叠”
韬定律跟摩尔定律的区别在哪里？广东工业大学集成电路学院副院长、教授蔡述庭解释：“电路状态‘从0到1’或者‘从1到0’的翻转需要时间，这个时间取决于电阻和电容的乘积，二者乘积被称为时间常数，也就是τ。”
过去几十年里，半导体行业主要按照摩尔定律走，靠的是几何缩微——把器件越做越小，在单位面积里放更多晶体管。韬定律瞄准的是时间缩微——让延时更短，在单位时间内让信号跑更多个来回。
后摩尔时代，“以晶体管数量论英雄”的还原论思维已经有点行不通，把晶体管做小已经不是唯一的得分项。谁的信息系统整体效率更高，谁才能跑到前面。
何庭波在接受采访时表示，华为2019年受到制裁，比同行更早撞“墙”，也因此更早意识到摩尔定律演进的本质并不是缩小晶体管的尺寸，而在于晶体管尺寸缩微带来的收益：更快的开关速度、更短的信号传输距离，集成更多的逻辑功能，有更好的单位逻辑成本。
正是从这种整体论的思维中，韬定律应运而生。
韬定律里强调“逻辑折叠”，是怎么实现的？其核心思想是将一个逻辑模块的标准单元垂直分布在多层晶圆上，实现“真3D”集成。具体实现手段是在芯片设计阶段就将标准单元分配到垂直堆叠的多层Die上，通过微米级的 Face-to-Face混合键合技术直接打通垂直路径。
蔡述庭打了个比方：传统芯片是2D平面的，像摊大饼一样，塞进越多晶体管，饼就越摊越大。逻辑折叠就是把这个“大饼”像折纸一样叠起来，往三维空间走。
“用成熟工艺，办成先进工艺能做的事”
集成电路产业界，通常用包括晶体管密度、性能核能效、峰值频率、时钟偏移等一系列指标来衡量芯片性能，从目前华为公开的信息来看，采用韬定律设计的麒麟最新芯片，各项指标都有全面提升。
蔡述庭介绍，比如华为准备发布的麒麟芯片，其晶体管密度达到了238 MTr/mm²，也就是每平方毫米上面集成了238百万颗晶体管，与台积电目前3nm先进工艺的晶体管密度（280 MTr/mm²左右）比较接近。
“再通过软硬件协同的一些设计方法，等到用户拿到Mate90手机真机，整体的使用感觉预计不会比采用台积电3纳米工艺芯片的手机效果差，后面大家可以通过各种跑分去测试验证。”蔡述庭说。
先进封装产业可能最先受益
韬定律走通了，哪些产业最先受益？对学科布局有什么影响？蔡述庭分析，在产业层面，可能的最大受益者是掌握先进封装技术的晶圆厂，其次是EDA（电子设计自动化）工具，因为要做3D堆叠设计，必须有工具的支持。
走这条路线，国内的关键设备跟得上吗？蔡述庭指出，先进封装并不受制于先进光刻机的限制。整体而言，国产先进封装设备距离产业最先进水平还有不小差距，还有很长的路，还要继续努力。
蔡述庭说：“从学科角度，过去我们习惯把问题切碎了看，器件归器件、电路归电路、芯片归芯片，这是一种还原论的思维。而韬定律告诉你，最大的威力在系统层面，是一种整体论的思维。这其实是集成电路研究领域的一种范式革新。”
韬定律对国内半导体生态的意义在于，它提供了一条不依赖最先进制程设备、通过设计创新追平工艺代差的可操作路径。
“我们能清晰地看到，中国的半导体行业面临的挑战，也是发展的新机遇。实际上，韬定律探索的六年，也还只是韬定律发展的一个开端。”蔡述庭希望韬定律像摩尔定律一样，指导我们国家乃至世界集成电路产业发展。
南方+记者 钟哲
迎尚网提示：文章来自网络，不代表本站观点。
